纳米是长度单元！芯片里的单元纳米，代表芯片（处置器、半导体）造造工艺的差别工艺阶段，按照国际半导体手艺蓝图(ITRS)【2017年后不再更新，继任者是被国际设备和系统道路图(IRDS)】，对半导体系体例程过程节点的定义如下：
芯片的手艺节点（工艺节点、节点等）指一个特定的半导体系体例造工艺和其设想规则，差别的节点凡是意味着差别的电路设想和架构。凡是，手艺节点越小意味着特征尺寸越小，从而消费出更小且速度更快且功率效率更高的晶体管。从那个意义上讲，越小的手艺节点（纳米数小），代表着消费难度更大，所需要的工艺程度越高，天然，手艺也就越先辈。
芯片中的纳米意味着什么？纳米是什么米？纳米是用于丈量长度的丈量单元。1纳米等于一米的十亿分之一，因而，纳米绝对不是用来丈量长间隔的。相反，它们用于丈量极小的物体，例如现代CPU中的原子构造或晶体管，单个纳米比毫米小一百万倍。所以，纳米十分小。
芯片中晶体管是什么构造？任何芯片、IC、处置器、内存或GPU都是由大量晶体管的集成造成的。因为此类芯片是在内部集成了大量晶体管束成的，凡是将其称为IC（集成电路）。而且按照造造那种芯片组的集成晶体管的数量，将它们分为SSI（小规模集成），LSI（大规模集成）或VLSI（超大规模集成）。晶体管因为集成电路（例如计算机处置器）包罗微不雅组件，因而纳米关于丈量其尺寸十分有用。现实上，纳米定义了差别的处置器时代，代表处置器（芯片）造造工艺的差别工艺阶段，那根本上是一种工艺手艺，此中包罗所涉及的造造工艺（如光刻）和物理参数（如尺寸和厚度）等，此中数字定义了晶体管与CPU中其他组件之间的间隔。
晶体管本色上由漏极（Drain），源极（Source）和栅极（Gate）构成。在源极和漏极之间有一条使电子（从而电流）活动的途径，称为通道。Gate负责控造通道的宽度。通道越宽，电子在通道中活动的速度越慢，反之亦然。处置器中提到的纳米手艺是通道之间均匀间隔的度量。晶体管越小，源极与漏极之间的间隔越小，构成栅极下方的导电沟道所需的电子或空穴的数量就越少。需要较小的输入电压以产生较少的功耗，栅极的最小宽度就是工艺造程中的X纳米。
处置器架构——纳米手艺：任何芯片，无论是处置器，内存仍是GPU，都是通过集成大量晶体管束成的。晶体管只是电子信号的开关，具有两种形态（ON/OFF）。纳米架构是晶体管的大小。尺寸越小，可将更多晶体管嵌入四处理器芯片中，从而增加其计算量。45nm，32nm，28nm，14nm，10nm和7nm根本上是接纳新造造手艺的晶体管的缩放比例。芯片的长度越短，电流（或信息）能够流过的速度就越快。同样，较短的芯片消耗的电压更少。
为什么纳米小一点好？过程节点的大小（以纳米为单元）描述了芯片最小可能元素的大小。能够如许想象：若是芯片的设想是数字图像，则一个"像素"的大小将是处置大小。造程越小，可获得的分辩率越高。造造商能够使晶体管和其他组件更小。那意味着更多的晶体管能够塞满较小的物理空间。
在给定的空间中能够包容的晶体管越多，处置才能就越大。芯片组上利用的每个晶体管都将具有较小的尺寸。因而，能够在芯片组内部封拆更大都量的晶体管，那些晶体管的尺寸与以较大纳米间隔造造的芯片组的尺寸不异。若是均匀缩小晶体管的所有部门，则该晶体管的电性能不会改动。
在小型芯片组中造造大量晶体管的设备可供给更多功用。
较小的晶体管速度更快，那使它们能够以更高的时钟速度工做。如许能够进步性能。那是因为计算并行性和缓存大小的增加。因而，若是希望加快芯片速度或添加新功用，则更好的法子是缩小其晶体管的尺寸。
较小的工艺也具有较低的电容，从而允许晶体管以更少的能量更快地翻开和封闭。晶体管能够翻开和封闭的速度越快，它的工做速度就越快。以更少的能量导通和截行的晶体管效率更高，从而降低了处置器所需的工做功率或"动态功耗"。动态功耗较低的芯片将使电池耗电更慢，运行成本更低而且愈加生态友好。
较小的芯片也更廉价。芯片是在圆形硅晶片上造成的。一个晶光滑油滑常将包罗数十个处置器管芯。较小的工艺尺寸将产生较小的管芯尺寸。并且，若是管芯尺寸较小，则能够在单个硅晶片上安拆更多管芯。那招致造造效率的进步，降低了造形成本。开发新工艺确实需要大量投资，但是在收回成本之后，每个芯片的成本将大大下降。
较小的工艺规模有何短处？散热。尺寸较小时，由晶体管产生的热量将具有较小的散热面积，那可能会招致芯片组过热。
较小的晶体管更难造造。跟着晶体管的缩小，造造以尽可能高的时钟速度运行的芯片变得越来越困难。一些芯片将无法以更高速度运行，而且那些芯片将被"绑定"或标识表记标帜为具有较低时钟速度或较小缓存的芯片。较小的工艺凡是会以较低的时钟速度合并更多的芯片，因为造做"完美"的芯片更具挑战性。造造商不寒而栗地消弭尽可能多的问题，但那凡是归因于模仿世界不成制止的变革。
较小的晶体管也具有更大的"泄露"。泄露是晶体管在"关"位置时允许通过几电流的度量。那意味着跟着泄露的增加，静态功耗或晶体管空闲时消耗的电量也会增加。泄露量更大的芯片即便在不活动时也需要更多的功率，从而更快地消耗电池并降低运行效率。
较小的过程可能会降低产量，从而招致更少的全功用芯片。那可能招致消费延迟和欠缺。那使得收回开发新工艺所需的投资愈加困难。那种风险因素是任何新造造工艺的根底，但关于像半导体系体例造如许切确的工艺而言，风险尤其如斯。
为什么纳米对智妙手机如斯重要？挪动互联网的飞速开展，带动了半导体行业的科技前进。在芯片造造范畴，智妙手机芯片的造做工艺和进度，大幅度的领先于传统的PC行业，是极具代表性的财产。逃求更好、更快、更小的芯片是智妙手机芯片不竭前行的目的，那里就纳米对智妙手机的影响展开。
议论智妙手机之绕不开的话题：纳米？在智妙手机的世界中，不竭看到末端造造厂商互相合作，每年都在装备最新的X纳米处置器的同时发布旗舰智妙手机。旗舰产物或任何智妙手机必需具备的关键功用是性能、功耗和散热，在此根底上它应具有无滞后，快速且高效的界面，而那些都与"纳米"有关。智妙手机的性能取决于各类因素，例如应用法式优化、RAM大小、操做系统和处置器的优化，而那此中，处置器的性能是重中之重，芯片造程工艺的数值是旗舰机比对的关键性能目标，相当于一个水杯的容量，决定着能够拆几水。下图统计了近年来Android手机在安兔兔上的跑分，但就芯片比对而言，造程的前进确实带来了性能的飞跃（蓝色：旗舰机，黄色：中端机，红色：低端机）。
挪动处置器头痛的心脏安康指数——"纳米"，工艺节点越小，意味着更高的性能、更低的功耗和更高的集成度，也就意味着单元消费力更高，智妙手机的心脏——芯片更强。
为什么晶体管之间的间隔，纳米很重要？智妙手机是便携式设备，那意味着它的空间有限，只能有限地包容其硬件部件。所以不克不及利用尺度的计算机和条记本电脑处置器，因为它们的尺寸很大，那意味着需要更好的散热系统，那只会有一个成果——"空间不敷！"。因而，许多公司已经开发了十分小的间距晶体管，以合适纳米面积的小型处置器，从而使其与智妙手机兼容。挪动处置器中的是处置器内部晶体管之间的最短间隔。高通、三星、联发科、华为和苹果是为智妙手机开发"纳米"挪动处置器的领先公司。近年来，挪动处置器中的"纳米"计数不断在从12纳米削减到10纳米再到7纳米（高通骁龙865、华为麒麟990）。纳米造造工艺术语定义了处置器的尺寸。利用20nm晶体管，能够将大约2500亿个晶体管安拆在指甲大小摆布的硅晶片上。好比说有一个盒子能够包容100个大小为10cm的橡皮擦，每个橡皮擦之间相距1cm。若是削减橡皮擦之间的长度，我们能够包容更多的橡皮擦吧？在挪动处置器中的纳米后面利用类似的逻辑。同样，若是减小处置器中晶体管之间的间隔，则能够安拆更多的晶体管。更多的晶体管慎密堆叠在一路，那意味着在削减处置的同时电子的传布途径。那意味着更快的处置才能，更少的热量产生和低功耗。因而，挪动处置器中的纳米越小，效率和功用就越强大。
高通公司的Snapdragon 855是在7纳米FinFET处置器上设想的，与10纳米芯片比拟，可供给高达45％的性能提拔或25％的功耗降低。
晶体管能够看做是单个处置单位，造程越小，能够在统一区域内放置的晶体管就越多，芯片中晶体管集成度就越高，从而能够停止更快，更高效的芯片设想，芯片中的晶体管数量倾向于确定芯片的处置才能。
写在最初智妙手机处置器可能无法供给PC和办事器硬件的更佳性能，但是那些小芯片在造造工艺方面不断处于业界领先地位。智妙手机芯片第一个造造出了10nm和7nm尺寸的芯片，看起来它们很快也将到达5nm。先辈的造造手艺为进步能效，减小芯片尺寸和进步晶体管密度铺平了道路。
若是不议论摩尔定律，就无法提及纳米和晶体管密度。简而言之，摩尔定律预言了加工手艺的持续改良程度。凡是将芯片收缩的速度与摩尔的预测停止比力，以权衡手艺前进能否在放缓。摩尔定律是一项古老的察看，察看到芯片上的晶体管数量每年城市翻番，而成本却减半，那种情况已经维持了很长时间，但是比来不断在放缓。
缩小工艺尺寸是很困难的，但是如许做的益处是促使造造商逃求越来越小的工艺尺寸。因为有了那种鞭策力，消费者每两年就能获得更快，更高效的芯片。那些前进使像智妙手机如许的手艺奇观成为可能，并将带来下一代手艺成就。
独行