近期发布的“芯闻查询拜访组”有小伙伴对纳米造程的话题很感兴趣，以下是查询拜访组的后续报导。
我们晓得芯片由晶体管所构成，晶体管由源极、漏极和位于它们之间的栅极所构成，而平面造程工艺尺寸就是指源极到漏极的沟道长度，近似于栅极长度。
源极 = Source 漏极 = Drain 栅极 = Gate
图片来源收集 侵删图片来源收集 侵删但是跟着手艺演进，类似FinFET的空间构造晶体管呈现，沟道长度已经不克不及代表工艺的更高精度。
那么区别于传统工艺，在FinFET工艺节点上，如今的定义是源极到漏极的空间间隔（那个间隔小于现实channel的电荷挪动间隔）。但如今的沟道长度其实不好丈量，它会按照掺杂扩散，大小尺寸纷歧，而栅极长度近似沟道长度，且栅极长度察看丈量更为曲不雅，因而接纳栅极长度做为造程工艺参考尺度。
沟道长度 = Channel Length 栅极长度 = Gate Length
因而我们常听到的芯片7nm、5nm，那个数字指的就是沟道长度，但因为它不容易不雅测，且栅极长度更曲不雅并近似沟道长度（栅极长度>沟道长度），所以一般约定俗成能够将其理解为栅极长度。
【芯闻查询拜访组】芯片工艺7nm，5nm中的纳米指的是什么？9303 播放 · 16 附和视频在“芯片查询拜访组”视频中更为严谨的示企图如下：gate length ≈ 7nm
0