7nm，5nm工艺中的7nm，指的是晶体管的栅极宽度，凡是也认为是晶体管导电沟道的长度。
在整个芯片电路中，晶体管的栅极是最窄的线条。若是栅极宽度为7nm，则将其称为7nm工艺造程。
目前的5nm工艺下，根本已经接进工艺极限，已经不是实正的沟道长度，而是等效长度。
造程工艺的提拔，能够带来更高的晶体管密度、更强的性能以及更低的功耗。
栅级越窄，整个晶体管的尺寸就越小，单元面积所能包容的晶体管就越多。
芯片裸die上能够说只要晶体管，但是封拆好的芯片就不行晶体管了，还有金属线等。
为什么说台积电和三星的工艺是缩水的呢？
目前foundry厂商对芯片工艺的叫法是7nm, 5nm等，但纷歧定是实正的7nm，5nm。所以权衡工艺的另一个目标更准确些，就是单元面积的晶体管数量。
按照边长与面积的关系，若是7nm单元面积的晶体管数量，达不到10nm的两倍，那么能够说7nm缩水了。
当然，手上没有台积电，三星，英特尔的详细手艺目标和数据，说台积电和三星的工艺是缩水的，也许是Intel 7nm难产来忽悠人的呢（手动狗头）
0